

(TRANSLATION)

Docket No. 2929320040 Mailing No. 342385
Mailing Date: September 30, 2003

NOTICE OF REASONS OF REJECTION

Patent Application Number: 2001-295617 for patent
Drafted Date: September 25, 2003
Examiner: Kazuya TANADA 9361 4L00
Agent: Hiroshi MAEDA (and other 7 persons)
Applied Law: Sections 29(1), 29(2), 36 and 37

This application is deemed to be rejected for the following reasons. If there is any opinion thereagainst, an Argument should be filed within 60 days from the mailing date of this Notice of Reasons of Rejection.

REASONS

1. The inventions according to the below-mentioned claims of this application are the same as the inventions disclosed in the publications listed below distributed prior to the filing date of this application in Japan and/or foreign countries. Hence, under the provision of Patent Law Section 29(1)(iii), it cannot be patented.

2. The inventions according to the below mentioned claims of this application are such as could readily be inferred, on the basis of the inventions disclosed in the publications listed below distributed prior to the filing date of this application in Japan and/or foreign countries, by those who have common knowledge in the technical field to which the invention belongs. Hence, under the provision of Patent Law Section 29(2), it cannot be patented.
3. The present application does not comply with the requirement under Patent Law Section 36(6)(ii) with regard to the descriptions of the specification and the drawings in the following point.
4. The present application does not comply with the requirement under Patent Law Section 37 in the following point.

REMARKS

○ As to Reason 1

- Claim(s): 4 to 6
- Citation(s): 1
- Comment

[Claims 4 and 6]

Citation 1 (see particularly Figure 1) discloses forming, in a “wiring channel region”, a pattern having a size equal to that of a pattern formed in an “internal cell region” for avoiding a size variation in a “gate pattern” of the “internal cell region”. The size of the pattern formed in the “internal cell

region” is equal to that of the pattern formed in the “wiring channel region”. In this association, it is admitted that a perimeter per unit area of the “gate pattern” in the “internal cell region” is approximately equal to that of the “gate pattern” in the “wiring channel region”. Therefore, the “internal cell region”, the “gate pattern” and the “wiring channel region” in Citation 1 respectively correspond to the “first circuit pattern”, the “liner pattern” and the “second liner pattern” in the present invention, thereby the “semiconductor device and method for fabrication the same” disclosed in Citation 1 has the same structure as the present invention.

[Claim 5]

Citation 1 discloses using the technique referred to in Citation 1 in a semiconductor memory.

○ As to Reason 2

- Claim(s): 4 and 6
- Citation(s): 1
- Comment

[Claims 4 and 6]

Citation 1 (see particularly Figure 1) discloses forming, in the “wiring channel region”, a pattern having a size equal to that of a pattern formed in the “internal cell region” for avoiding a size variation in the “gate pattern” of the “internal cell region”.

[Claim 5]

Citation 1 discloses using the technique referred to in Citation 1 in a semiconductor memory.

As to Reason 3

(Omitted)

As to Reason 4

(Omitted)

CITATION LIST

1. JP 07-335844A

Record of Result of Search for Prior Art References

Searched Field	IPC 7th Edition	H01L 21/822
		H01L 27/04

This Record of Result of Search for Prior Art References does not constitute the reasons of rejections.



拒絶理由通知書

特許出願の番号 特願 2001-295617
起案日 平成15年 9月25日
特許庁審査官 棚田 一也 9361 4L00
特許出願人代理人 前田 弘(外 7名) 様
適用条文 第29条第1項、第29条第2項、第36条、第37条

この出願は、次の理由によって拒絶をすべきものである。これについて意見があれば、この通知書の発送の日から60日以内に意見書を提出して下さい。

理 由

1. この出願の下記の請求項に係る発明は、その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明であるから、特許法第29条第1項第3号に該当し、特許を受けることができない。
2. この出願の下記の請求項に係る発明は、その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。
3. この出願は、明細書及び図面の記載が下記の点で、特許法第36条第6項第2号に規定する要件を満たしていない。
4. この出願は、下記の点で特許法第37条に規定する要件を満たしていない。

記

○理由1について

- ・請求項4～6：引用文献N.O.1
- ・備考

[請求項4, 6]

引用文献1（特に、図1参照）には、「内部セル領域」の「ゲートパターン」の寸法バラツキを防止するために、「内部セル領域」に形成されるパターンと寸法が同一のパターンを「配線チャネル領域」に形成することが記載されており、「内部セル領域」に形成されるパターンと「配線チャネル領域」に形成されるパターンとは同一の大きさであることから、両領域の「ゲートパターン」の単位面積当たりの周縁長は同程度であると認められる。してみると、同文献中の「内部

「セル領域」 「ゲートパターン」 「配線チャネル領域」 はそれぞれ本発明の「第1の回路パターン」 「ライン状パターン」 「第2のライン状パターン」 に相当し、 同文献に記載の「半導体装置及びその製造方法」 は、 本発明と同一の構成を有する。

[請求項5]

引用文献1には、 同文献に記載の技術を半導体メモリに用いることが記載されている。

○理由2について

- ・請求項4～6：引用文献No.1

- ・備考

[請求項4, 6]

引用文献1（特に、 図1参照）には、「内部セル領域」 の「ゲートパターン」 の寸法バラツキを防止するために、「内部セル領域」 に形成されるパターンと寸法が同一のパターンを「配線チャネル領域」 に形成することが記載されている。

[請求項5]

引用文献1には、 同文献に記載の技術を半導体メモリに用いることが記載されている。

○理由3について

- ・請求項1乃至2及び請求項7乃至8には、「所定の範囲」との記載があるが、 該記載は任意付加的であるため、 請求項1乃至2及び請求項7乃至8と同請求項にかかる発明の構成が明確でない。

○理由4について

- ・請求項9乃至16に記載される発明は、「半導体集積回路装置の製造方法」 の発明であり、 特定発明は請求項1乃至6に記載の「半導体集積回路装置」 の発明である。 ここで、 請求項1乃至6に記載の「半導体集積回路装置」 は、 特定の単位面積当たりの周縁長を有するパターンからなるものであるが、 請求項9乃至16に記載される発明は、 上記特定の単位面積当たりの周縁長を有するパターンからなる「半導体集積回路装置」 を生産するためのものではない。 よって、 請求項9乃至16に記載の発明は「特定発明に係る物を生産する方法の発明」 ではないから、 同請求項は、 物の発明である請求項1乃至6に記載される発明に対し、 特許法第37条第3号に掲げる関係を満たさない。 さらに、 各発明は、 特許法第37条第1号、 第2号、 第4号、 第5号に規定する関係のいずれを満たすものとも認められない。

引 用 文 献 等 一 覧

1.特開平07-335844号公報

先行技術文献調査結果の記録

整理番号:2929320040 発送番号:342385 発送日:平成15年 9月30日 3/E

・調査した分野 I P C 第7版

H 0 1 L 2 1 / 8 2 2

H 0 1 L 2 7 / 0 4

この先行技術文献調査結果の記録は、拒絶理由を構成するものではない。